Unawain ang MOSFET sa isang artikulo

Ang mga power semiconductor device ay malawakang ginagamit sa industriya, pagkonsumo, militar at iba pang larangan, at may mataas na madiskarteng posisyon. Tingnan natin ang pangkalahatang larawan ng mga power device mula sa isang larawan:

Ang mga power semiconductor device ay maaaring nahahati sa buong uri, semi-controlled na uri at hindi nakokontrol na uri ayon sa antas ng kontrol ng mga signal ng circuit. O ayon sa mga katangian ng signal ng circuit ng pagmamaneho, maaari itong nahahati sa uri na hinimok ng boltahe, uri na hinihimok ng kasalukuyang, atbp.

Pag-uuri	uri	Mga partikular na power semiconductor device
Pagkontrol ng mga de-koryenteng signal	Semi-controlled na uri	SCR
	Buong kontrol	GTO,GTR,MOSFET,IGBT
	Hindi mapigil	Power Diode
Mga katangian ng signal sa pagmamaneho	Uri ng boltahe na hinimok	IGBT, MOSFET, SITH
Mga katangian ng signal sa pagmamaneho	Kasalukuyang hinihimok na uri	SCR, GTO, GTR
Epektibong signal waveform	Uri ng pag-trigger ng pulso	SCR, GTO
Epektibong signal waveform	Uri ng elektronikong kontrol	GTR, MOSFET, IGBT
Mga sitwasyon kung saan nakikilahok ang mga kasalukuyang nagdadala ng electron	bipolar na aparato	Power Diode, SCR, GTO, GTR, BSIT, BJT
	Unipolar na aparato	MOSFET, UMUPO
	Composite device	MCT, IGBT, SITH at IGCT

Ang iba't ibang power semiconductor device ay may iba't ibang katangian tulad ng boltahe, kasalukuyang kapasidad, kakayahan ng impedance, at laki. Sa aktwal na paggamit, ang mga naaangkop na aparato ay kailangang mapili ayon sa iba't ibang larangan at pangangailangan.

Iba't ibang katangian ng iba't ibang power semiconductor device

Ang industriya ng semiconductor ay dumaan sa tatlong henerasyon ng mga materyal na pagbabago mula nang ipanganak ito. Hanggang ngayon, ang unang materyal na semiconductor na kinakatawan ng Si ay pangunahing ginagamit pa rin sa larangan ng mga power semiconductor device.

Materyal na semiconductor		Bandgap (eV)	Natutunaw na punto(K)	pangunahing aplikasyon
Mga materyales sa semiconductor ng unang henerasyon	Ge	1.1	1221	Mababang boltahe, mababang dalas, medium power transistors, photodetector
2nd generation semiconductor na materyales	Si	0.7	1687
Mga materyales sa semiconductor ng ikatlong henerasyon	GaAs	1.4	1511	Microwave, millimeter wave device, light-emitting device
	SiC	3.05	2826	1. Mataas na temperatura, mataas na dalas, lumalaban sa radiation na mga high-power na device 2. Blue, grade, violet light-emitting diodes, semiconductor lasers
	GaN	3.4	1973
	AIN	6.2	2470
	C	5.5	＞3800
	ZnO	3.37	2248

Ibuod ang mga katangian ng semi-controlled at ganap na kinokontrol na mga power device:

Uri ng device	SCR	GTR	MOSFET	IGBT
Uri ng kontrol	Pulse trigger	Kasalukuyang kontrol	kontrol ng boltahe	sentro ng pelikula
linya ng self-shutoff	Pagsara ng komutasyon	self-shutdown device	self-shutdown device	self-shutdown device
dalas ng pagtatrabaho	＜1khz	<30khz	20khz-Mhz	＜40khz
Lakas ng pagmamaneho	maliit	malaki	maliit	maliit
pagpapalit ng mga pagkalugi	malaki	malaki	malaki	malaki
pagkawala ng pagpapadaloy	maliit	maliit	malaki	maliit
Boltahe at kasalukuyang antas	最大	malaki	pinakamababa	higit pa
Mga karaniwang application	Katamtamang dalas ng induction heating	UPS frequency converter	pagpapalit ng power supply	UPS frequency converter
presyo	pinakamababa	mas mababa	sa gitna	Ang pinakamahal
epekto ng modulasyon ng conductance	mayroon	mayroon	wala	mayroon

Kilalanin ang mga MOSFET

Ang MOSFET ay may mataas na input impedance, mababang ingay, at magandang thermal stability; mayroon itong simpleng proseso ng pagmamanupaktura at malakas na radiation, kaya kadalasang ginagamit ito sa mga amplifier circuit o switching circuit;

(1) Pangunahing mga parameter ng pagpili: drain-source voltage VDS (withstand voltage), ID tuloy-tuloy na leakage current, RDS(on) on-resistance, Ciss input capacitance (junction capacitance), quality factor FOM=Ron*Qg, atbp.

(2) Ayon sa iba't ibang mga proseso, ito ay nahahati sa TrenchMOS: trintsera MOSFET, pangunahin sa mababang boltahe na field sa loob ng 100V; SGT (Split Gate) MOSFET: split gate MOSFET, pangunahin sa medium at low voltage field sa loob ng 200V; SJ MOSFET: super junction MOSFET, pangunahin sa High voltage field na 600-800V;

Sa isang switching power supply, tulad ng isang open-drain circuit, ang drain ay konektado sa load na buo, na tinatawag na open-drain. Sa isang open-drain circuit, gaano man kataas ang boltahe ng load ay konektado, ang load current ay maaaring i-on at off. Ito ay isang perpektong analog switching device. Ito ang prinsipyo ng MOSFET bilang switching device.

Sa mga tuntunin ng bahagi ng merkado, ang mga MOSFET ay halos lahat ay puro sa mga kamay ng mga pangunahing internasyonal na tagagawa. Kabilang sa mga ito, nakuha ng Infineon ang IR (American International Rectifier Company) noong 2015 at naging pinuno ng industriya. Nakumpleto din ng ON Semiconductor ang pagkuha ng Fairchild Semiconductor noong Setyembre 2016. , ang bahagi ng merkado ay tumalon sa pangalawang lugar, at pagkatapos ay ang mga ranggo ng benta ay Renesas, Toshiba, IWC, ST, Vishay, Anshi, Magna, atbp.;

Ang mga pangunahing tatak ng MOSFET ay nahahati sa ilang serye: American, Japanese at Korean.

American series: Infineon, IR, Fairchild, ON Semiconductor, ST, TI, PI, AOS, atbp.;

Japanese: Toshiba, Renesas, ROHM, atbp.;

Korean series: Magna, KEC, AUK, Morina Hiroshi, Shinan, KIA

Mga kategorya ng pakete ng MOSFET

Ayon sa paraan ng pag-install nito sa PCB board, mayroong dalawang pangunahing uri ng MOSFET packages: plug-in (Through Hole) at surface mount (Surface Mount). '

Ang uri ng plug-in ay nangangahulugan na ang mga pin ng MOSFET ay dumadaan sa mga mounting hole ng PCB board at hinangin sa PCB board. Kasama sa mga karaniwang plug-in package ang: dual in-line package (DIP), transistor outline package (TO), at pin grid array package (PGA).

Plug-in na packaging

Ang pag-mount sa ibabaw ay kung saan ang mga MOSFET pin at heat dissipation flange ay hinangin sa mga pad sa ibabaw ng PCB board. Kasama sa mga karaniwang surface mount package ang: transistor outline (D-PAK), small outline transistor (SOT), small outline package (SOP), quad flat package (QFP), plastic leaded chip carrier (PLCC), atbp.

ibabaw mount package

Sa pag-unlad ng teknolohiya, ang mga PCB board tulad ng mga motherboard at graphics card ay kasalukuyang gumagamit ng mas kaunting direktang plug-in na packaging, at mas maraming surface mount packaging ang ginagamit.

1. Dual in-line package (DIP)

Ang DIP package ay may dalawang row ng mga pin at kailangang ipasok sa isang chip socket na may DIP structure. Ang derivation method nito ay SDIP (Shrink DIP), na isang shrink double-in-line package. Ang densidad ng pin ay 6 na beses na mas mataas kaysa sa DIP.

Kasama sa mga form ng istraktura ng DIP packaging ang: multi-layer ceramic dual-in-line DIP, single-layer ceramic dual-in-line DIP, lead frame DIP (kabilang ang glass-ceramic sealing type, plastic encapsulation structure type, ceramic low-melting glass encapsulation uri) atbp. Ang katangian ng DIP packaging ay madali nitong mapagtanto ang through-hole welding ng PCB boards at may magandang compatibility sa motherboard.

Gayunpaman, dahil ang lugar ng packaging at kapal nito ay medyo malaki, at ang mga pin ay madaling masira sa panahon ng proseso ng plugging at unplugging, ang pagiging maaasahan ay hindi maganda. Kasabay nito, dahil sa impluwensya ng proseso, ang bilang ng mga pin sa pangkalahatan ay hindi lalampas sa 100. Samakatuwid, sa proseso ng mataas na pagsasama ng industriya ng elektroniko, ang DIP packaging ay unti-unting umatras mula sa yugto ng kasaysayan.

2. Transistor Outline Package (TO)

Ang mga detalye ng maagang packaging, gaya ng TO-3P, TO-247, TO-92, TO-92L, TO-220, TO-220F, TO-251, atbp. ay lahat ng mga plug-in na disenyo ng packaging.

TO-3P/247: Ito ay isang karaniwang ginagamit na packaging form para sa medium-high voltage at high-current MOSFETs. Ang produkto ay may mga katangian ng mataas na makatiis na boltahe at malakas na paglaban sa pagkasira. ang

TO-220/220F: Ang TO-220F ay isang ganap na plastic na pakete, at hindi na kailangang magdagdag ng insulating pad kapag ini-install ito sa radiator; Ang TO-220 ay may isang metal sheet na konektado sa gitnang pin, at isang insulating pad ay kinakailangan kapag nag-i-install ng radiator. Ang mga MOSFET ng dalawang istilo ng package na ito ay may magkatulad na hitsura at maaaring magamit nang palitan. ang

TO-251: Ang nakabalot na produktong ito ay pangunahing ginagamit upang bawasan ang mga gastos at bawasan ang laki ng produkto. Ito ay pangunahing ginagamit sa mga kapaligiran na may katamtamang boltahe at mataas na kasalukuyang sa ibaba 60A at mataas na boltahe sa ibaba 7N. ang

TO-92: Ginagamit lang ang package na ito para sa low-voltage na MOSFET (kasalukuyang mas mababa sa 10A, makatiis ng boltahe sa ibaba 60V) at high-voltage na 1N60/65, upang mabawasan ang mga gastos.

Sa mga nagdaang taon, dahil sa mataas na halaga ng welding ng proseso ng plug-in na packaging at mas mababang pagganap ng pagwawaldas ng init sa mga produktong patch-type, ang demand sa surface mount market ay patuloy na tumaas, na humantong din sa pagbuo ng TO packaging sa ibabaw mount packaging.

Ang TO-252 (tinatawag ding D-PAK) at TO-263 (D2PAK) ay parehong surface mount packages.

TO package hitsura ng produkto

Ang TO252/D-PAK ay isang plastic chip package, na karaniwang ginagamit para sa packaging ng power transistors at voltage stabilizing chips. Ito ay isa sa mga kasalukuyang pangunahing pakete. Ang MOSFET na gumagamit ng pamamaraang ito ng packaging ay may tatlong electrodes, gate (G), drain (D), at source (S). Ang drain (D) pin ay pinutol at hindi ginagamit. Sa halip, ang heat sink sa likod ay ginagamit bilang drain (D), na direktang hinangin sa PCB. Sa isang banda, ito ay ginagamit upang maglabas ng malalaking alon, at sa kabilang banda, ito ay nagpapalabas ng init sa pamamagitan ng PCB. Samakatuwid, mayroong tatlong D-PAK pad sa PCB, at mas malaki ang drain (D) pad. Ang mga detalye ng packaging nito ay ang mga sumusunod:

Mga detalye ng laki ng pakete ng TO-252/D-PAK

Ang TO-263 ay isang variant ng TO-220. Pangunahin itong idinisenyo upang mapabuti ang kahusayan ng produksyon at pag-alis ng init. Sinusuportahan nito ang napakataas na kasalukuyang at boltahe. Mas karaniwan ito sa mga medium-voltage na high-current na MOSFET na mas mababa sa 150A at mas mataas sa 30V. Bilang karagdagan sa D2PAK (TO-263AB), kabilang din dito ang TO263-2, TO263-3, TO263-5, TO263-7 at iba pang mga istilo, na nasa ilalim ng TO-263, pangunahin dahil sa magkaibang bilang at distansya ng mga pin. .

Mga detalye ng laki ng pakete ng TO-263/D2PAK

TO-263/D2PAK na detalye ng laki ng paketes

3. Pin grid array package (PGA)

Mayroong maraming square array pin sa loob at labas ng PGA (Pin Grid Array Package) chip. Ang bawat square array pin ay nakaayos sa isang tiyak na distansya sa paligid ng chip. Depende sa bilang ng mga pin, maaari itong mabuo sa 2 hanggang 5 bilog. Sa panahon ng pag-install, ipasok lamang ang chip sa espesyal na socket ng PGA. Ito ay may mga pakinabang ng madaling pagsaksak at pag-unplug at mataas na pagiging maaasahan, at maaaring umangkop sa mas mataas na mga frequency.

Estilo ng pakete ng PGA

Karamihan sa mga chip substrate nito ay gawa sa ceramic material, at ang ilan ay gumagamit ng espesyal na plastic resin bilang substrate. Sa mga tuntunin ng teknolohiya, ang distansya sa gitna ng pin ay karaniwang 2.54mm, at ang bilang ng mga pin ay mula 64 hanggang 447. Ang katangian ng ganitong uri ng packaging ay mas maliit ang lugar ng packaging (volume), mas mababa ang konsumo ng kuryente (pagganap ) ito ay makatiis, at vice versa. Ang istilo ng packaging ng mga chip na ito ay mas karaniwan sa mga unang araw, at kadalasang ginagamit para sa pag-iimpake ng mga produktong high-power consumption gaya ng mga CPU. Halimbawa, lahat ng Intel's 80486 at Pentium ay gumagamit ng ganitong istilo ng packaging; hindi ito malawak na pinagtibay ng mga tagagawa ng MOSFET.

4. Maliit na Outline Transistor Package (SOT)

Ang SOT (Maliit na Out-Line Transistor) ay isang patch type small power transistor package, pangunahin kasama ang SOT23, SOT89, SOT143, SOT25 (ie SOT23-5), atbp. SOT323, SOT363/SOT26 (ie SOT23-6) at iba pang mga uri ay nagmula, na mas maliit sa laki kaysa sa mga pakete ng TO.

Uri ng pakete ng SOT

Ang SOT23 ay isang karaniwang ginagamit na pakete ng transistor na may tatlong hugis-pakpak na pin, katulad ng kolektor, emitter at base, na nakalista sa magkabilang panig ng mahabang bahagi ng bahagi. Kabilang sa mga ito, ang emitter at base ay nasa parehong panig. Karaniwan ang mga ito sa mga low-power transistors, field effect transistors at composite transistors na may resistor network. Mayroon silang mahusay na lakas ngunit mahinang solderability. Ang hitsura ay ipinapakita sa Figure (a) sa ibaba.

Ang SOT89 ay may tatlong maikling pin na ipinamahagi sa isang gilid ng transistor. Ang kabilang panig ay isang metal heat sink na konektado sa base upang madagdagan ang kakayahan sa pagwawaldas ng init. Ito ay karaniwan sa mga transistor sa ibabaw ng silikon na kapangyarihan at angkop para sa mga aplikasyon ng mas mataas na kapangyarihan. Ang hitsura ay ipinapakita sa Figure (b) sa ibaba. ang

Ang SOT143 ay may apat na maikling hugis pakpak na pin, na pinalabas mula sa magkabilang panig. Ang mas malawak na dulo ng pin ay ang kolektor. Ang ganitong uri ng pakete ay karaniwan sa mga high-frequency na transistor, at ang hitsura nito ay ipinapakita sa Figure (c) sa ibaba. ang

Ang SOT252 ay isang high-power transistor na may tatlong pin na humahantong mula sa isang gilid, at ang gitnang pin ay mas maikli at ang kolektor. Kumonekta sa mas malaking pin sa kabilang dulo, na isang copper sheet para sa pagwawaldas ng init, at ang hitsura nito ay tulad ng ipinapakita sa Figure (d) sa ibaba.

Karaniwang paghahambing ng hitsura ng pakete ng SOT

Ang apat na terminal na SOT-89 MOSFET ay karaniwang ginagamit sa mga motherboard. Ang mga pagtutukoy at sukat nito ay ang mga sumusunod:

Mga detalye ng laki ng SOT-89 MOSFET (unit: mm)

5. Maliit na Outline Package (SOP)

Ang SOP (Small Out-Line Package) ay isa sa mga surface mount packages, na tinatawag ding SOL o DFP. Ang mga pin ay inilabas mula sa magkabilang panig ng pakete sa hugis ng pakpak ng seagull (L hugis). Ang mga materyales ay plastic at ceramic. Kasama sa mga pamantayan sa packaging ng SOP ang SOP-8, SOP-16, SOP-20, SOP-28, atbp. Ang numero pagkatapos ng SOP ay nagpapahiwatig ng bilang ng mga pin. Karamihan sa mga pakete ng MOSFET SOP ay gumagamit ng mga detalye ng SOP-8. Ang industriya ay madalas na nag-aalis ng "P" at pinaiikli ito bilang SO (Small Out-Line).

Laki ng pakete ng SOP-8

Ang SO-8 ay unang binuo ng PHILIP Company. Ito ay nakabalot sa plastic, walang heat dissipation bottom plate, at may mahinang heat dissipation. Ito ay karaniwang ginagamit para sa mga low-power na MOSFET. Nang maglaon, unti-unting nakuha ang mga karaniwang detalye gaya ng TSOP (Thin Small Outline Package), VSOP (Very Small Outline Package), SSOP (Shrink SOP), TSSOP (Thin Shrink SOP), atbp.; bukod sa mga ito, TSOP at TSSOP ay karaniwang ginagamit sa MOSFET packaging.

Mga pagtutukoy na nagmula sa SOP na karaniwang ginagamit para sa mga MOSFET

6. Quad Flat Package (QFP)

Ang distansya sa pagitan ng mga chip pin sa QFP (Plastic Quad Flat Package) na pakete ay napakaliit at ang mga pin ay napakanipis. Ito ay karaniwang ginagamit sa malakihan o ultra-large integrated circuit, at ang bilang ng mga pin ay karaniwang higit sa 100. Ang mga chip na naka-package sa form na ito ay dapat gumamit ng SMT surface mounting technology upang ihinang ang chip sa motherboard. Ang paraan ng packaging na ito ay may apat na pangunahing katangian: ① Ito ay angkop para sa SMD surface mounting technology na mag-install ng mga wiring sa PCB circuit boards; ② Ito ay angkop para sa mataas na dalas ng paggamit; ③ Ito ay madaling patakbuhin at may mataas na pagiging maaasahan; ④ Ang ratio sa pagitan ng chip area at ang packaging area ay maliit. Tulad ng paraan ng packaging ng PGA, binabalot ng paraan ng packaging na ito ang chip sa isang plastic na pakete at hindi maaaring mawala ang init na nabuo kapag gumagana ang chip sa isang napapanahong paraan. Pinaghihigpitan nito ang pagpapabuti ng pagganap ng MOSFET; at ang plastic packaging mismo ay nagpapataas ng laki ng aparato, na hindi nakakatugon sa mga kinakailangan para sa pagbuo ng mga semiconductor sa direksyon ng pagiging magaan, manipis, maikli, at maliit. Bilang karagdagan, ang ganitong uri ng paraan ng packaging ay batay sa isang solong chip, na may mga problema sa mababang kahusayan sa produksyon at mataas na gastos sa packaging. Samakatuwid, ang QFP ay mas angkop para sa paggamit sa mga digital logic na LSI circuits gaya ng microprocessors/gate arrays, at angkop din para sa packaging ng mga analog LSI circuit na produkto tulad ng VTR signal processing at audio signal processing.

7、Quad flat package na walang lead (QFN)

Ang QFN (Quad Flat Non-leaded package) package ay nilagyan ng mga electrode contact sa lahat ng apat na gilid. Dahil walang mga lead, ang mounting area ay mas maliit kaysa sa QFP at ang taas ay mas mababa kaysa sa QFP. Kabilang sa mga ito, ang ceramic QFN ay tinatawag ding LCC (Leadless Chip Carriers), at ang murang plastic QFN gamit ang glass epoxy resin printed substrate base material ay tinatawag na plastic LCC, PCLC, P-LCC, atbp. Ito ay isang umuusbong na surface mount chip packaging. teknolohiya na may maliit na laki ng pad, maliit na volume, at plastik bilang sealing material. Ang QFN ay pangunahing ginagamit para sa integrated circuit packaging, at ang MOSFET ay hindi gagamitin. Gayunpaman, dahil iminungkahi ng Intel ang isang pinagsama-samang driver at MOSFET na solusyon, inilunsad nito ang DrMOS sa isang QFN-56 na pakete ("56" ay tumutukoy sa 56 na mga pin ng koneksyon sa likod ng chip).

Dapat tandaan na ang QFN package ay may parehong external lead configuration gaya ng ultra-thin small outline package (TSSOP), ngunit ang laki nito ay 62% na mas maliit kaysa sa TSSOP. Ayon sa data ng pagmomodelo ng QFN, ang thermal performance nito ay 55% na mas mataas kaysa sa TSSOP packaging, at ang electrical performance nito (inductance at capacitance) ay 60% at 30% na mas mataas kaysa sa TSSOP packaging ayon sa pagkakabanggit. Ang pinakamalaking kawalan ay mahirap ayusin.

DrMOS sa QFN-56 package

Ang tradisyunal na discrete DC/DC step-down switching power supply ay hindi nakakatugon sa mga kinakailangan para sa mas mataas na densidad ng kuryente, at hindi rin nila malulutas ang problema ng mga parasitic parameter effect sa mataas na switching frequency. Sa pagbabago at pag-unlad ng teknolohiya, naging realidad ang pagsasama-sama ng mga driver at MOSFET upang bumuo ng mga multi-chip module. Ang paraan ng pagsasama na ito ay maaaring makatipid ng malaking espasyo at mapataas ang density ng pagkonsumo ng kuryente. Sa pamamagitan ng pag-optimize ng mga driver at MOSFET, ito ay naging isang katotohanan. Power efficiency at mataas na kalidad na DC current, ito ay DrMOS integrated driver IC.

Renesas 2nd generation DrMOS

Ang QFN-56 leadless package ay ginagawang napakababa ng thermal impedance ng DrMOS; na may panloob na wire bonding at disenyo ng tansong clip, ang panlabas na mga kable ng PCB ay maaaring mabawasan, sa gayon ay binabawasan ang inductance at paglaban. Bilang karagdagan, ang deep-channel na silikon na proseso ng MOSFET na ginamit ay maaari ding makabuluhang bawasan ang pagpapadaloy, paglipat at pagkalugi ng singil sa gate; ito ay katugma sa iba't ibang mga controller, maaaring makamit ang iba't ibang mga operating mode, at sumusuporta sa aktibong phase conversion mode na APS (Auto Phase Switching). Bilang karagdagan sa QFN packaging, ang bilateral flat no-lead packaging (DFN) ay isa ring bagong proseso ng electronic packaging na malawakang ginagamit sa iba't ibang bahagi ng ON Semiconductor. Kung ikukumpara sa QFN, ang DFN ay may mas kaunting lead-out na mga electrodes sa magkabilang panig.

8、Plastic Leaded Chip Carrier (PLCC)

Ang PLCC (Plastic Quad Flat Package) ay may parisukat na hugis at mas maliit kaysa sa DIP package. Mayroon itong 32 pin na may mga pin sa paligid. Ang mga pin ay pinalabas mula sa apat na gilid ng pakete sa isang T-hugis. Ito ay isang produktong plastik. Ang distansya ng pin center ay 1.27mm, at ang bilang ng mga pin ay mula 18 hanggang 84. Ang hugis-J na mga pin ay hindi madaling ma-deform at mas madaling patakbuhin kaysa sa QFP, ngunit ang inspeksyon ng hitsura pagkatapos ng welding ay mas mahirap. Ang PLCC packaging ay angkop para sa pag-install ng mga kable sa PCB gamit ang SMT surface mounting technology. Ito ay may mga pakinabang ng maliit na sukat at mataas na pagiging maaasahan. Ang PLCC packaging ay medyo karaniwan at ginagamit sa logic na LSI, DLD (o program logic device) at iba pang mga circuit. Ang packaging form na ito ay kadalasang ginagamit sa motherboard BIOS, ngunit sa kasalukuyan ay hindi gaanong karaniwan sa mga MOSFET.

Encapsulation at pagpapabuti para sa mga pangunahing negosyo

Dahil sa trend ng pagbuo ng mababang boltahe at mataas na kasalukuyang sa mga CPU, ang mga MOSFET ay kinakailangang magkaroon ng malaking output current, mababang on-resistance, low heat generation, mabilis na pagkawala ng init, at maliit na sukat. Bilang karagdagan sa pagpapabuti ng teknolohiya at mga proseso ng paggawa ng chip, ang mga tagagawa ng MOSFET ay patuloy ding pinapabuti ang teknolohiya ng packaging. Sa batayan ng pagiging tugma sa karaniwang mga detalye ng hitsura, nagmumungkahi sila ng mga bagong hugis ng packaging at nagrerehistro ng mga pangalan ng trademark para sa mga bagong pakete na kanilang binuo.

1、RENESAS WPAK, LFPAK at LFPAK-I na mga pakete

Ang WPAK ay isang high heat radiation package na binuo ni Renesas. Sa pamamagitan ng panggagaya sa D-PAK package, ang chip heat sink ay hinangin sa motherboard, at ang init ay nawawala sa motherboard, upang ang maliit na package na WPAK ay maabot din ang output current ng D-PAK. Ang WPAK-D2 ay nag-package ng dalawang matataas/mababang MOSFET upang bawasan ang mga wiring inductance.

Laki ng package ng Renesas WPAK

Ang LFPAK at LFPAK-I ay dalawa pang maliliit na form-factor na pakete na binuo ni Renesas na tugma sa SO-8. Ang LFPAK ay katulad ng D-PAK, ngunit mas maliit sa D-PAK. Inilalagay ng LFPAK-i ang heat sink pataas upang mawala ang init sa pamamagitan ng heat sink.

Renesas LFPAK at LFPAK-I packages

2. Vishay Power-PAK at Polar-PAK packaging

Ang Power-PAK ay ang MOSFET package name na nakarehistro ng Vishay Corporation. Kasama sa Power-PAK ang dalawang detalye: Power-PAK1212-8 at Power-PAK SO-8.

Vishay Power-PAK1212-8 package

Vishay Power-PAK SO-8 package

Ang Polar PAK ay isang maliit na pakete na may double-sided heat dissipation at isa sa mga pangunahing teknolohiya ng packaging ng Vishay. Ang Polar PAK ay pareho sa ordinaryong so-8 na pakete. Mayroon itong mga dissipation point sa parehong upper at lower side ng package. Hindi madaling makaipon ng init sa loob ng pakete at maaaring tumaas ang kasalukuyang density ng operating kasalukuyang sa dalawang beses kaysa sa SO-8. Sa kasalukuyan, may lisensya si Vishay na teknolohiyang Polar PAK sa STMicroelectronics.

Vishay Polar PAK package

3. Onsemi SO-8 at WDFN8 flat lead packages

Ang ON Semiconductor ay bumuo ng dalawang uri ng flat-lead MOSFET, kung saan ang SO-8 compatible flat-lead ay ginagamit ng maraming board. Gumagamit ng mga compact na DFN5 (SO-8FL) at WDFN8 na pakete ng ON Semiconductor ang NVMx at NVTx power MOSFET para mabawasan ang mga pagkalugi sa pagpapadaloy. Nagtatampok din ito ng mababang QG at kapasidad upang mabawasan ang pagkalugi ng driver.

ON Semiconductor SO-8 Flat Lead Package

SA Semiconductor WDFN8 package

4. NXP LFPAK at QLPAK packaging

Pinahusay ng NXP (dating Philps) ang SO-8 packaging technology sa LFPAK at QLPAK. Kabilang sa mga ito, ang LFPAK ay itinuturing na pinaka-maaasahang power SO-8 package sa mundo; habang ang QLPAK ay may mga katangian ng maliit na sukat at mas mataas na kahusayan sa pagwawaldas ng init. Kung ikukumpara sa ordinaryong SO-8, ang QLPAK ay sumasakop sa PCB board area na 6*5mm at may thermal resistance na 1.5k/W.

NXP LFPAK package

NXP QLPAK packaging

4. ST Semiconductor PowerSO-8 package

Kasama sa mga teknolohiya ng power MOSFET chip packaging ng STMicroelectronics ang SO-8, PowerSO-8, PowerFLAT, DirectFET, PolarPAK, atbp. Kabilang sa mga ito, ang Power SO-8 ay isang pinahusay na bersyon ng SO-8. Bilang karagdagan, mayroong PowerSO-10, PowerSO-20, TO-220FP, H2PAK-2 at iba pang mga pakete.

STMicroelectronics Power SO-8 package

5. Fairchild Semiconductor Power 56 na pakete

Ang Power 56 ay ang eksklusibong pangalan ng Farichild, at ang opisyal na pangalan nito ay DFN5×6. Ang lugar ng packaging nito ay maihahambing sa karaniwang ginagamit na TSOP-8, at ang manipis na pakete ay nakakatipid sa taas ng clearance ng bahagi, at ang disenyo ng Thermal-Pad sa ibaba ay binabawasan ang thermal resistance. Samakatuwid, maraming tagagawa ng power device ang nag-deploy ng DFN5×6.

Fairchild Power 56 na pakete

6. International Rectifier (IR) Direct FET package

Nagbibigay ang Direct FET ng mahusay na upper cooling sa isang SO-8 o mas maliit na footprint at angkop para sa AC-DC at DC-DC power conversion applications sa mga computer, laptop, telekomunikasyon at consumer electronics equipment. Ang konstruksiyon ng metal ng DirectFET ay nagbibigay ng double-sided heat dissipation, na epektibong nagdodoble sa kasalukuyang mga kakayahan sa paghawak ng mga high-frequency na DC-DC buck converter kumpara sa mga karaniwang plastic discrete na pakete. Ang Direct FET package ay isang reverse-mounted type, na ang drain (D) heat sink ay nakaharap paitaas at natatakpan ng isang metal shell, kung saan ang init ay nawawala. Ang direktang FET packaging ay lubos na nagpapabuti sa pag-aalis ng init at tumatagal ng mas kaunting espasyo na may mahusay na pag-aalis ng init.

ibuod

Sa hinaharap, habang ang industriya ng elektronikong pagmamanupaktura ay patuloy na umuunlad sa direksyon ng ultra-manipis, miniaturization, mababang boltahe, at mataas na kasalukuyang, ang hitsura at panloob na istraktura ng packaging ng MOSFET ay magbabago din upang mas mahusay na umangkop sa mga pangangailangan sa pag-unlad ng pagmamanupaktura. industriya. Bilang karagdagan, upang mapababa ang threshold ng pagpili para sa mga elektronikong tagagawa, ang takbo ng pag-unlad ng MOSFET sa direksyon ng modularization at packaging sa antas ng system ay magiging lalong halata, at ang mga produkto ay bubuo sa isang coordinated na paraan mula sa maraming dimensyon tulad ng pagganap at gastos . Ang package ay isa sa mahalagang reference factor para sa pagpili ng MOSFET. Ang iba't ibang mga elektronikong produkto ay may iba't ibang mga kinakailangan sa kuryente, at ang iba't ibang mga kapaligiran sa pag-install ay nangangailangan din ng pagtutugma ng mga pagtutukoy ng laki upang matugunan. Sa aktwal na pagpili, ang desisyon ay dapat gawin ayon sa mga aktwal na pangangailangan sa ilalim ng pangkalahatang prinsipyo. Ang ilang mga elektronikong sistema ay limitado sa laki ng PCB at panloob na taas. Halimbawa, ang module power supply ng mga sistema ng komunikasyon ay karaniwang gumagamit ng DFN5*6 at DFN3*3 na pakete dahil sa mga paghihigpit sa taas; sa ilang ACDC power supply, ang mga ultra-manipis na disenyo o dahil sa mga limitasyon ng shell ay angkop para sa pag-assemble ng TO220 na naka-package na power MOSFET. Sa oras na ito, ang mga pin ay maaaring direktang ipasok sa ugat, na hindi angkop para sa TO247 na nakabalot na mga produkto; ang ilang mga ultra-manipis na disenyo ay nangangailangan ng mga pin ng device na baluktot at ilagay nang patag, na magpapataas sa pagiging kumplikado ng pagpili ng MOSFET.

Paano pumili ng MOSFET

Minsang sinabi sa akin ng isang inhinyero na hindi siya tumingin sa unang pahina ng isang MOSFET data sheet dahil ang "praktikal" na impormasyon ay lumabas lamang sa pangalawang pahina at higit pa. Halos bawat pahina sa isang MOSFET data sheet ay naglalaman ng mahalagang impormasyon para sa mga designer. Ngunit hindi palaging malinaw kung paano bigyang-kahulugan ang data na ibinigay ng mga tagagawa.

Binabalangkas ng artikulong ito ang ilan sa mga pangunahing detalye ng MOSFET, kung paano nakasaad ang mga ito sa datasheet, at ang malinaw na larawang kailangan mong maunawaan ang mga ito. Tulad ng karamihan sa mga electronic device, ang mga MOSFET ay apektado ng operating temperature. Kaya mahalagang maunawaan ang mga kondisyon ng pagsubok kung saan inilalapat ang mga nabanggit na tagapagpahiwatig. Mahalaga rin na maunawaan kung ang mga indicator na nakikita mo sa "Introduction ng Produkto" ay "maximum" o "typical" na mga value, dahil hindi ito nililinaw ng ilang data sheet.

Grado ng boltahe

Ang pangunahing katangian na tumutukoy sa isang MOSFET ay ang drain-source voltage nito na VDS, o "drain-source breakdown voltage", na siyang pinakamataas na boltahe na kayang tiisin ng MOSFET nang walang pinsala kapag ang gate ay short-circuited sa pinagmulan at ang drain current. ay 250μA. . Ang VDS ay tinatawag ding "absolute maximum voltage at 25°C", ngunit mahalagang tandaan na ang ganap na boltahe na ito ay nakadepende sa temperatura, at karaniwang mayroong "VDS temperature coefficient" sa data sheet. Kailangan mo ring maunawaan na ang maximum na VDS ay ang boltahe ng DC kasama ang anumang mga spike ng boltahe at ripples na maaaring naroroon sa circuit. Halimbawa, kung gagamit ka ng 30V device sa 30V power supply na may 100mV, 5ns spike, lalampas ang boltahe sa absolute maximum limit ng device at maaaring pumasok ang device sa avalanche mode. Sa kasong ito, hindi matitiyak ang pagiging maaasahan ng MOSFET. Sa mataas na temperatura, ang koepisyent ng temperatura ay maaaring makabuluhang baguhin ang breakdown boltahe. Halimbawa, ang ilang N-channel MOSFET na may boltahe na rating na 600V ay may positibong koepisyent ng temperatura. Habang papalapit sila sa kanilang pinakamataas na temperatura ng junction, ang koepisyent ng temperatura ay nagiging sanhi ng pagkilos ng mga MOSFET na ito tulad ng mga 650V MOSFET. Maraming mga tuntunin sa disenyo ng MOSFET user ang nangangailangan ng derating factor na 10% hanggang 20%. Sa ilang mga disenyo, kung isasaalang-alang na ang aktwal na breakdown boltahe ay 5% hanggang 10% na mas mataas kaysa sa na-rate na halaga sa 25°C, isang katumbas na kapaki-pakinabang na margin ng disenyo ang idaragdag sa aktwal na disenyo, na lubhang kapaki-pakinabang sa disenyo. Ang parehong mahalaga sa tamang pagpili ng mga MOSFET ay ang pag-unawa sa papel ng gate-source voltage VGS sa panahon ng proseso ng pagpapadaloy. Ang boltahe na ito ay ang boltahe na nagsisiguro ng buong pagpapadaloy ng MOSFET sa ilalim ng isang ibinigay na maximum na RDS(on) na kondisyon. Ito ang dahilan kung bakit ang on-resistance ay palaging nauugnay sa antas ng VGS, at sa boltahe na ito lamang maaaring i-on ang device. Ang isang mahalagang kahihinatnan ng disenyo ay hindi mo maaaring ganap na i-on ang MOSFET na may boltahe na mas mababa kaysa sa minimum na VGS na ginamit upang makamit ang RDS(on) na rating. Halimbawa, upang ganap na makapagmaneho ng MOSFET gamit ang isang 3.3V microcontroller, kailangan mong ma-on ang MOSFET sa VGS=2.5V o mas mababa.

On-resistance, gate charge, at "figure of merit"

Ang on-resistance ng isang MOSFET ay palaging tinutukoy sa isa o higit pang mga gate-to-source na boltahe. Ang maximum na limitasyon ng RDS(on) ay maaaring 20% hanggang 50% na mas mataas kaysa sa karaniwang halaga. Ang maximum na limitasyon ng RDS(on) ay karaniwang tumutukoy sa halaga sa junction temperature na 25°C. Sa mas mataas na temperatura, ang RDS(on) ay maaaring tumaas ng 30% hanggang 150%, tulad ng ipinapakita sa Figure 1. Dahil ang RDS(on) ay nagbabago sa temperatura at ang pinakamababang halaga ng resistensya ay hindi magagarantiya, ang pagtuklas ng kasalukuyang batay sa RDS(on) ay hindi isang napakatumpak na pamamaraan.

Ang RDS(on) ay tumataas sa temperatura sa hanay na 30% hanggang 150% ng maximum na operating temperature

Ang Figure 1 RDS(on) ay tumataas sa temperatura sa hanay na 30% hanggang 150% ng maximum na operating temperature

Napakahalaga ng on-resistance para sa parehong N-channel at P-channel na MOSFET. Sa pagpapalit ng mga suplay ng kuryente, ang Qg ay isang pangunahing pamantayan sa pagpili para sa mga N-channel na MOSFET na ginagamit sa pagpapalit ng mga suplay ng kuryente dahil ang Qg ay nakakaapekto sa mga pagkalugi sa paglipat. Ang mga pagkalugi na ito ay may dalawang epekto: ang isa ay ang oras ng paglipat na nakakaapekto sa MOSFET on at off; ang isa ay ang enerhiya na kinakailangan upang singilin ang kapasidad ng gate sa bawat proseso ng paglipat. Ang isang bagay na dapat tandaan ay ang Qg ay nakasalalay sa boltahe ng gate-source, kahit na ang paggamit ng mas mababang Vgs ay binabawasan ang mga pagkalugi sa paglipat. Bilang isang mabilis na paraan upang ihambing ang mga MOSFET na nilalayon para sa paggamit sa paglipat ng mga application, ang mga designer ay madalas na gumagamit ng isang solong formula na binubuo ng RDS(on) para sa conduction losses at Qg para sa switching losses: RDS(on)xQg. Ang "figure of merit" (FOM) na ito ay nagbubuod sa pagganap ng device at nagbibigay-daan sa mga MOSFET na maihambing sa mga tuntunin ng tipikal o maximum na mga halaga. Upang matiyak ang isang tumpak na paghahambing sa lahat ng mga device, kailangan mong tiyakin na ang parehong VGS ay ginagamit para sa RDS(on) at Qg, at ang tipikal at maximum na mga halaga ay hindi mangyayari na magkakahalo sa publikasyon. Ang mas mababang FOM ay magbibigay sa iyo ng mas mahusay na pagganap sa paglipat ng mga application, ngunit hindi ito garantisado. Ang pinakamahusay na mga resulta ng paghahambing ay maaari lamang makuha sa isang aktwal na circuit, at sa ilang mga kaso, ang circuit ay maaaring kailangang maayos para sa bawat MOSFET. Rated current at power dissipation, batay sa iba't ibang kundisyon ng pagsubok, karamihan sa mga MOSFET ay may isa o higit pang tuluy-tuloy na agos ng drain sa data sheet. Gusto mong tingnang mabuti ang data sheet upang malaman kung ang rating ay nasa tinukoy na temperatura ng case (hal. TC=25°C), o temperatura sa paligid (hal. TA=25°C). Alin sa mga halagang ito ang pinakanauugnay ay depende sa mga katangian at aplikasyon ng device (tingnan ang Figure 2).

Ang lahat ng ganap na maximum na kasalukuyang at mga halaga ng kapangyarihan ay totoong data

Figure 2 Ang lahat ng absolute maximum current at power values ay totoong data

Para sa maliliit na surface mount device na ginagamit sa mga handheld na device, ang pinakanauugnay na kasalukuyang antas ay maaaring nasa ambient temperature na 70°C. Para sa malalaking kagamitan na may mga heat sink at forced air cooling, ang kasalukuyang antas sa TA=25℃ ay maaaring mas malapit sa aktwal na sitwasyon. Para sa ilang mga aparato, ang die ay maaaring humawak ng mas kasalukuyang sa pinakamataas na temperatura ng junction nito kaysa sa mga limitasyon ng package. Sa ilang mga sheet ng data, ang kasalukuyang antas ng "die-limited" na ito ay karagdagang impormasyon sa kasalukuyang antas na "limitado sa pakete", na maaaring magbigay sa iyo ng ideya ng tibay ng die. Ang mga katulad na pagsasaalang-alang ay nalalapat sa patuloy na pagkawala ng kuryente, na nakadepende hindi lamang sa temperatura kundi pati na rin sa oras. Isipin ang isang device na patuloy na gumagana sa PD=4W sa loob ng 10 segundo sa TA=70℃. Kung ano ang bumubuo ng isang "tuloy-tuloy" na yugto ng panahon ay mag-iiba-iba batay sa MOSFET package, kaya gugustuhin mong gamitin ang normalized na thermal transient impedance plot mula sa datasheet upang makita kung ano ang hitsura ng power dissipation pagkatapos ng 10 segundo, 100 segundo, o 10 minuto . Tulad ng ipinapakita sa Figure 3, ang koepisyent ng thermal resistance ng espesyal na device na ito pagkatapos ng 10 segundong pulso ay humigit-kumulang 0.33, na nangangahulugan na kapag naabot na ng package ang thermal saturation pagkatapos ng humigit-kumulang 10 minuto, ang kapasidad ng heat dissipation ng device ay 1.33W lamang sa halip na 4W. . Kahit na ang kapasidad ng pagwawaldas ng init ng aparato ay maaaring umabot ng halos 2W sa ilalim ng mahusay na paglamig.

Figure 3 Thermal resistance ng MOSFET kapag inilapat ang power pulse

Sa katunayan, maaari nating hatiin kung paano pumili ng MOSFET sa apat na hakbang.

Ang unang hakbang: piliin ang N channel o P channel

Ang unang hakbang sa pagpili ng tamang device para sa iyong disenyo ay ang pagpapasya kung gagamit ng N-channel o P-channel MOSFET. Sa isang karaniwang power application, kapag ang isang MOSFET ay konektado sa lupa at ang load ay konektado sa mains voltage, ang MOSFET ay bumubuo ng low-side switch. Sa low-side switch, ang mga N-channel na MOSFET ay dapat gamitin dahil sa mga pagsasaalang-alang sa boltahe na kinakailangan upang i-off o i-on ang device. Kapag ang MOSFET ay konektado sa bus at nag-load sa lupa, isang high-side switch ang ginagamit. Ang mga P-channel na MOSFET ay karaniwang ginagamit sa topology na ito, na dahil din sa mga pagsasaalang-alang sa boltahe drive. Upang piliin ang tamang device para sa iyong aplikasyon, dapat mong tukuyin ang boltahe na kinakailangan upang himukin ang device at ang pinakamadaling paraan upang gawin ito sa iyong disenyo. Ang susunod na hakbang ay upang matukoy ang kinakailangang rating ng boltahe, o ang pinakamataas na boltahe na maaaring mapaglabanan ng aparato. Kung mas mataas ang rating ng boltahe, mas mataas ang halaga ng device. Ayon sa praktikal na karanasan, ang rate na boltahe ay dapat na mas malaki kaysa sa boltahe ng mains o boltahe ng bus. Magbibigay ito ng sapat na proteksyon upang hindi mabigo ang MOSFET. Kapag pumipili ng isang MOSFET, kinakailangan upang matukoy ang maximum na boltahe na maaaring disimulado mula sa alisan ng tubig hanggang sa pinagmulan, iyon ay, ang maximum na VDS. Mahalagang malaman na ang pinakamataas na boltahe ng isang MOSFET ay makatiis sa mga pagbabago sa temperatura. Dapat subukan ng mga taga-disenyo ang mga pagkakaiba-iba ng boltahe sa buong saklaw ng temperatura ng pagpapatakbo. Ang na-rate na boltahe ay dapat na may sapat na margin upang masakop ang hanay ng pagkakaiba-iba na ito upang matiyak na ang circuit ay hindi mabibigo. Ang iba pang mga salik sa kaligtasan na kailangang isaalang-alang ng mga inhinyero ng disenyo ay ang mga transient ng boltahe na naudyok sa pamamagitan ng paglipat ng mga electronics gaya ng mga motor o mga transformer. Ang mga rate ng boltahe ay nag-iiba para sa iba't ibang mga aplikasyon; karaniwan, 20V para sa mga portable na device, 20-30V para sa FPGA power supply, at 450-600V para sa 85-220VAC application.

Hakbang 2: Tukuyin ang kasalukuyang na-rate

Ang ikalawang hakbang ay ang piliin ang kasalukuyang rating ng MOSFET. Depende sa pagsasaayos ng circuit, ang na-rate na kasalukuyang ito ay dapat ang pinakamataas na kasalukuyang na kayang tiisin ng load sa lahat ng pagkakataon. Katulad ng sitwasyon ng boltahe, dapat tiyakin ng taga-disenyo na ang napiling MOSFET ay makatiis sa kasalukuyang rating na ito, kahit na ang sistema ay bumubuo ng mga kasalukuyang spike. Ang dalawang kasalukuyang kundisyon na isinasaalang-alang ay tuloy-tuloy na mode at pulse spike. Sa tuloy-tuloy na conduction mode, ang MOSFET ay nasa steady state, kung saan ang kasalukuyang dumadaloy sa device. Ang pulse spike ay tumutukoy sa isang malaking surge (o spike current) na dumadaloy sa device. Kapag ang pinakamataas na kasalukuyang sa ilalim ng mga kundisyong ito ay natukoy na, ito ay isang bagay lamang ng pagpili ng isang aparato na maaaring hawakan ang pinakamataas na kasalukuyang ito. Matapos piliin ang kasalukuyang na-rate, dapat ding kalkulahin ang pagkawala ng pagpapadaloy. Sa aktwal na mga sitwasyon, ang MOSFET ay hindi isang perpektong aparato dahil mayroong pagkawala ng kuryente sa panahon ng proseso ng pagpapadaloy, na tinatawag na pagkawala ng pagpapadaloy. Ang isang MOSFET ay kumikilos tulad ng isang variable na risistor kapag "naka-on", na tinutukoy ng RDS(ON) ng device at nagbabago nang malaki sa temperatura. Ang pagkawala ng kuryente ng device ay maaaring kalkulahin sa pamamagitan ng Iload2×RDS(ON). Dahil ang on-resistance ay nagbabago sa temperatura, ang pagkawala ng kuryente ay magbabago rin nang proporsyonal. Kung mas mataas ang boltahe na VGS na inilapat sa MOSFET, magiging mas maliit ang RDS(ON); sa kabaligtaran, mas mataas ang RDS(ON). Para sa taga-disenyo ng system, dito papasok ang mga trade-off depende sa boltahe ng system. Para sa mga portable na disenyo, mas madali (at mas karaniwan) na gumamit ng mas mababang mga boltahe, habang para sa mga disenyong pang-industriya, maaaring gumamit ng mas matataas na boltahe. Tandaan na ang resistensya ng RDS(ON) ay tataas nang bahagya sa kasalukuyang. Ang mga pagkakaiba-iba sa iba't ibang mga de-koryenteng parameter ng risistor ng RDS(ON) ay matatagpuan sa teknikal na data sheet na ibinigay ng tagagawa. Malaki ang epekto ng teknolohiya sa mga katangian ng device, dahil may posibilidad na tumaas ang RDS(ON) ng ilang teknolohiya kapag tumataas ang maximum na VDS. Para sa naturang teknolohiya, kung balak mong bawasan ang VDS at RDS(ON), kailangan mong dagdagan ang laki ng chip, at sa gayon ay tataas ang katugmang laki ng package at mga nauugnay na gastos sa pagpapaunlad. Mayroong ilang mga teknolohiya sa industriya na sinusubukang kontrolin ang pagtaas ng laki ng chip, ang pinakamahalaga sa mga ito ay ang mga teknolohiya sa pagbabalanse ng channel at singil. Sa teknolohiya ng trench, ang isang malalim na trench ay naka-embed sa wafer, kadalasang nakalaan para sa mababang boltahe, upang mabawasan ang on-resistance RDS(ON). Upang mabawasan ang epekto ng maximum na VDS sa RDS(ON), ginamit ang isang epitaxial growth column/etching column na proseso sa proseso ng development. Halimbawa, ang Fairchild Semiconductor ay nakabuo ng teknolohiyang tinatawag na SuperFET na nagdaragdag ng mga karagdagang hakbang sa pagmamanupaktura para sa pagbabawas ng RDS(ON). Ang focus na ito sa RDS(ON) ay mahalaga dahil habang tumataas ang breakdown voltage ng isang standard na MOSFET, ang RDS(ON) ay tumataas nang husto at humahantong sa pagtaas ng die size. Binabago ng proseso ng SuperFET ang exponential na relasyon sa pagitan ng RDS(ON) at laki ng wafer sa isang linear na relasyon. Sa ganitong paraan, makakamit ng mga SuperFET device ang perpektong mababang RDS(ON) sa maliliit na laki ng die, kahit na may mga breakdown na boltahe hanggang 600V. Ang resulta ay ang laki ng wafer ay maaaring bawasan ng hanggang 35%. Para sa mga end user, nangangahulugan ito ng makabuluhang pagbawas sa laki ng package.

Ikatlong Hakbang: Tukuyin ang Mga Kinakailangan sa Thermal

Ang susunod na hakbang sa pagpili ng MOSFET ay kalkulahin ang mga thermal na kinakailangan ng system. Dapat isaalang-alang ng mga taga-disenyo ang dalawang magkaibang senaryo, ang pinakamasamang sitwasyon at ang totoong senaryo. Inirerekomenda na gamitin ang pinakamasamang resulta ng pagkalkula, dahil ang resultang ito ay nagbibigay ng mas malaking margin sa kaligtasan at tinitiyak na hindi mabibigo ang system. Mayroon ding ilang data ng pagsukat na nangangailangan ng pansin sa MOSFET data sheet; tulad ng thermal resistance sa pagitan ng semiconductor junction ng naka-package na device at ng kapaligiran, at ang maximum na temperatura ng junction. Ang temperatura ng junction ng device ay katumbas ng maximum ambient temperature kasama ang produkto ng thermal resistance at power dissipation (junction temperature = maximum ambient temperature + [thermal resistance × power dissipation]). Ayon sa equation na ito, ang pinakamataas na power dissipation ng system ay maaaring malutas, na katumbas ng I2×RDS(ON) sa pamamagitan ng kahulugan. Dahil natukoy ng taga-disenyo ang pinakamataas na kasalukuyang dadaan sa device, maaaring kalkulahin ang RDS(ON) sa iba't ibang temperatura. Ito ay nagkakahalaga ng pagpuna na kapag nakikitungo sa mga simpleng thermal na modelo, dapat ding isaalang-alang ng mga taga-disenyo ang thermal capacity ng semiconductor junction/device case at case/environment; ito ay nangangailangan na ang naka-print na circuit board at pakete ay hindi agad uminit. Ang pagkasira ng avalanche ay nangangahulugan na ang reverse boltahe sa semiconductor device ay lumampas sa maximum na halaga at bumubuo ng isang malakas na electric field upang mapataas ang kasalukuyang sa device. Ang agos na ito ay magwawaldas ng kuryente, magpapataas ng temperatura ng device, at posibleng makapinsala sa device. Magsasagawa ang mga kumpanya ng semiconductor ng avalanche testing sa mga device, kakalkulahin ang boltahe ng avalanche ng mga ito, o susubukan ang tibay ng device. Mayroong dalawang mga paraan para sa pagkalkula ng na-rate na boltahe ng avalanche; ang isa ay statistical method at ang isa ay thermal calculation. Ang pagkalkula ng thermal ay malawakang ginagamit dahil mas praktikal ito. Maraming kumpanya ang nagbigay ng mga detalye ng kanilang pagsubok sa device. Halimbawa, ang Fairchild Semiconductor ay nagbibigay ng "Power MOSFET Avalanche Guidelines" (Power MOSFET Avalanche Guidelines-maaaring i-download mula sa Fairchild website). Bilang karagdagan sa pag-compute, ang teknolohiya ay mayroon ding malaking impluwensya sa epekto ng avalanche. Halimbawa, ang pagtaas sa laki ng die ay nagpapataas ng resistensya ng avalanche at sa huli ay nagpapataas ng tibay ng device. Para sa mga end user, nangangahulugan ito ng paggamit ng mas malalaking pakete sa system.

Hakbang 4: Tukuyin ang pagganap ng switch

Ang huling hakbang sa pagpili ng isang MOSFET ay upang matukoy ang pagganap ng paglipat ng MOSFET. Mayroong maraming mga parameter na nakakaapekto sa pagganap ng paglipat, ngunit ang pinakamahalaga ay ang gate/drain, gate/source at drain/source capacitance. Ang mga capacitor na ito ay lumilikha ng mga pagkalugi sa paglipat sa device dahil sinisingil ang mga ito sa tuwing lumipat sila. Ang bilis ng paglipat ng MOSFET ay nababawasan, at ang kahusayan ng device ay nababawasan din. Upang kalkulahin ang kabuuang pagkalugi sa isang device sa panahon ng paglipat, dapat kalkulahin ng taga-disenyo ang mga pagkalugi sa panahon ng turn-on (Eon) at ang mga pagkalugi sa panahon ng turn-off (Eoff). Ang kabuuang kapangyarihan ng MOSFET switch ay maaaring ipahayag sa pamamagitan ng sumusunod na equation: Psw=(Eon+Eoff)×switching frequency. Ang gate charge (Qgd) ay may pinakamalaking epekto sa switching performance. Batay sa kahalagahan ng paglipat ng pagganap, ang mga bagong teknolohiya ay patuloy na binuo upang malutas ang problema sa paglipat na ito. Ang pagtaas ng laki ng chip ay nagpapataas ng singil sa gate; pinapataas nito ang laki ng device. Upang mabawasan ang mga pagkalugi sa paglipat, lumitaw ang mga bagong teknolohiya tulad ng channel thick bottom oxidation, na naglalayong bawasan ang gate charge. Halimbawa, ang bagong teknolohiyang SuperFET ay maaaring mabawasan ang mga pagkalugi sa pagpapadaloy at mapabuti ang pagganap ng paglipat sa pamamagitan ng pagbabawas ng RDS(ON) at gate charge (Qg). Sa ganitong paraan, makakayanan ng mga MOSFET ang high-speed voltage transient (dv/dt) at kasalukuyang transients (di/dt) sa panahon ng paglipat, at maaari pang gumana nang mapagkakatiwalaan sa mas mataas na switching frequency.